Conception CMOS

Au lieu d'utiliser les technologies de conception de compteurs classiques, un circuit logique de décision est nécessaire pour générer des états de comptage prévisibles. Afin d'atteindre une fréquence de fonctionnement élevée, nous présentons ici un compteur parallèle à haute vitesse. Dans nos travaux, la fréquence de fonctionnement du compteur est modulée grâce à une architecture de compteur parallèle composée de bascules à porte de transmission. La vitesse de fonctionnement est améliorée par la réduction du retard du chemin critique, et la faible consommation d'énergie est due à un nombre réduit d'interconnexions. Le compteur peut être utilisé comme circuit diviseur de fréquence. Chaque bascule divise par deux la fréquence d'horloge d'entrée. Pour générer différentes fréquences d'horloge, différentes structures de compteur sont conçues. La réduction du nombre de transistors permet de réduire le nombre d'interconnexions. L'utilisation de portes de transmission réduit également le nombre de capacités parasites et la longueur des interconnexions, ce qui réduit à son tour le retard d'interconnexion et la dissipation de puissance. Dans ce travail, la structure du compteur se compose de trois modules logiques CMOS simples.