Doprava zdarma pre objednávky nad 59,99 € s Packetou a SPS Boxmi.

Zistiť stav objednávky

Staňte sa súčasťou komunity milovníkov kníh z celého sveta a získajte hromadu výhod. Založiť účet zdarma

Doprava zadarmo s Packetou nad 59.99 €

Kuriér DPD 2.99 € SPS 3.99 € SPS Parcel Shop 2.99 € Packeta kurýr 3.99 € Pošta 3.99 € Zberné miesto DPD 2.99 € Zberné miesto DPD 0.00 € Kuriér GLS 3.99 € Zberné miesto GLS 2.49 € Packeta 2.99 €

Kontakt

Ako nakupovať

Pomoc

Môj účet

▸ Prázdny :-(

Doprava zdarma pre objednávky nad 59,99 € s Packetou a SPS Boxmi.

Bit-Serial Implementation of the AES Encryption Algorithm

Name: Bit-Serial Implementation of the AES Encryption Algorithm
Brand: VDM Verlag
SKU: 06839462
Price: 50.02 EUR
Availability: InStock
Author: Raphael Weber
ISBN: 9783639327137

Raphael Weber

Jazyk

Angličtina

Kniha Brožovaná

Libristo kód: 06839462

Nakladateľstvo VDM Verlag, január 2011

In this work we describe how to implement the Advanced Encryption Standard (AES) for a bit-serial fu... Celý popis

Libristo kód: 06839462

121 b

50.02 €

U vydavateľa na objednávku Odosielame za 17-27 dní

30 dní na vrátenie tovaru

Zákazníci tiež kúpili

Le Marechal Mortier, Duc de Trevise. Tome 1 FRIGNET-DESPREAUX-E

Brožovaná

30.78 €

Echoventrikulographie Helmut Krüger

Brožovaná

53.16 €

Cr dit Bancaire Aux Pme Larissa Bella

Brožovaná

34.93 €

Coordinacion en Futbolistas de 12 a 14 anos Carlos Alberto Marquina Garrido

Brožovaná

34.93 €

TOTALLY SPIES - POCHE T1 Grisseaux/delahayre/harchy Kniha

Kniha

7.38 €

Esperando Al Diluvio

Brožovaná

19.64 €

Stratégies de gestion aujourd'hui Jeniree Saavedra

Brožovaná

35.74 €

Comment apprendre le marketing numérique à partir de zéro et seul Max Editorial

Adobe ePub DRM

3.33 €

Interferenzschichten-Mikroskopie Werner Pepperhoff

Brožovaná

56.71 €

In this work we describe how to implement the Advanced Encryption Standard (AES) for a bit-serial fully pipelined architecture. This is possible through a requirements analysis and extension of the architecture. For the AES design, we rely on a high level synthesis tool to automatically generate the AES algorithm's elements. In addition to the implementation of the AES cipher, we describe a low- level space optimization approach to reduce the hardware utilization of our AES design. This involves a register transfer level analysis of the architecture's operators. The resulting correctly operating AES implementation was shrunk by about 25% through our optimization.